VBCSTNESH2PSmnemonicVBCSTNESH2PS 的 AVX extensions/AVX NE CONVERT 编码。
VBCSTNESH2PS：x86 state向量指令
VBCSTNESH2PS 属于 AVX extensions/AVX NE CONVERT 的 state 类 SIMD 指令。传统、VEX 与 EVEX 形式如共享该助记符，会集中列在本页。
- 操作码
- Intel SDM · 见各编码形式
- 指令集
- AVX_NE_CONVERT
- 英文全称
- VBCSTNESH2PS
- 参考资料
- Intel SDM ↗
- 页码
01
VBCSTNESH2PS02xmm, m16xmm, m16destinationIntel 官方资料列出的一个操作数形式；全部形式见下表。
元素数量向量宽度 ÷ 元素宽度
ymm1
[255:0]vs2[15]1616 bits
vs2[14]1516 bits
vs2[13]1416 bits
vs2[12]1316 bits
vs2[11]1216 bits
vs2[10]1116 bits
vs2[9]1016 bits
vs2[8]916 bits
vs2[7]816 bits
vs2[6]716 bits
vs2[5]616 bits
vs2[4]516 bits
vs2[3]416 bits
vs2[2]316 bits
vs2[1]216 bits
vs2[0]116 bits
ymm0
[255:0]vd[15]cfg15state
vd[14]cfg14state
vd[13]cfg13state
vd[12]cfg12state
vd[11]cfg11state
vd[10]cfg10state
vd[9]cfg9state
vd[8]cfg8state
vd[7]cfg7state
vd[6]cfg6state
vd[5]cfg5state
vd[4]cfg4state
vd[3]cfg3state
vd[2]cfg2state
vd[1]cfg1state
vd[0]cfg0state
指令形式
| 语法 | 说明 |
|---|---|
VBCSTNESH2PS xmm, m16 | Intel 官方操作数形式 |
VBCSTNESH2PS ymm, m16 | Intel 官方操作数形式 |
操作语义
操作数按 Intel SDM 中该编码规定的 packed 元素或低位标量解释。元素 0 位于向量寄存器最低有效位；128 位 lane 内行为与跨 lane 行为以具体形式为准。
注意点
修改的寄存器
显式目标寄存器或内存被写入，来源保持不变。传统双操作数形式可能覆盖第一来源；VEX/EVEX 非破坏性形式使用独立目标，并按编码规则清零有效宽度以上的目标位。EVEX 写掩码支持合并与 {z} 清零。
内存对齐
普通算术和转换内存来源通常没有额外自然对齐要求；名称为 aligned move 的形式以及部分非临时存储必须按 16、32 或 64 字节操作数宽度对齐。地址始终必须可访问完整操作数。
标志位与异常
浮点运算可能依据 MXCSR、舍入控制和 SAE 累积浮点异常。 只有 Intel SDM 明确规定的比较、测试或字符串形式修改 EFLAGS/RFLAGS；其他形式不修改整数标志。
示例形式
asm
vbcstnesh2ps xmm, m16